- 相關(guān)推薦
利用FPGA實現(xiàn)MMC2107與SDRAM接口設(shè)計論文
在學(xué)習(xí)和工作的日常里，大家都接觸過論文吧，論文是進行各個學(xué)術(shù)領(lǐng)域研究和描述學(xué)術(shù)研究成果的一種說理文章。相信很多朋友都對寫論文感到非�？鄲腊�，以下是小編為大家整理的利用FPGA實現(xiàn)MMC2107與SDRAM接口設(shè)計論文，供大家參考借鑒，希望可以幫助到有需要的朋友。
摘要：介紹基于現(xiàn)場可編程門陣列（FPGA），利用VHDL語言設(shè)計實現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲接口結(jié)構(gòu)和SDRAM控制狀態(tài)機的設(shè)計。
關(guān)鍵詞：現(xiàn)場可編程門陣列 SDRAM EBI VHDL 狀態(tài)機 K4S560832A
引言：
在嵌入式系統(tǒng)中，微控制器中通常有一定容量的存儲器，用來存放程序和數(shù)據(jù)，但由于片內(nèi)存儲器受器件規(guī)模和生產(chǎn)成本的制約，其容量通常不能滿足用戶實際需求，還需要使用半導(dǎo)體存儲器件來擴展存儲空間。如果采用SDRAM進行存儲擴展，可以大幅度地降低系統(tǒng)設(shè)計成本；但SDRAM控制時序比較復(fù)雜，給系統(tǒng)設(shè)計帶來很大困難。為了方便使用SDRAM，實現(xiàn)嵌入式系統(tǒng)中存儲的大容量擴展，本文介紹一種新穎的解決方案：采用FPGA技術(shù)和VHDL語言，實現(xiàn)MMC2107微控制器與SDRAM的接口設(shè)計。
1、SDRAM內(nèi)部結(jié)構(gòu)
SDRAM是一種具有同步接口的高速動態(tài)隨機存儲器。本文語選用的是三星公司生產(chǎn)的32M×8位SDRAM器件K4S560832A。K4S560832A存儲總?cè)萘?56M位，內(nèi)部分成4個全，每個體8M字節(jié)，內(nèi)部結(jié)構(gòu)如圖1所示。
K4S560832A為了能滿足各種系統(tǒng)的使用要求，提供了時鐘頻率、猝發(fā)長度、延時節(jié)拍等可編程參數(shù)。在芯片上電后可以通過地址線A12～A0配置，芯片只有在完成配置后才能進入正常工作狀態(tài)。在具體操作SDRAM時，首先，必須進行初始化配置，即寫模式寄存器，以便確定DRAM列選延遲節(jié)拍數(shù)、猝發(fā)類型、猝發(fā)長度等工作模式。然后通過ACT命令激活對應(yīng)地址的組，同時輸入行地址。最后，通過RD或WR命令輸入列地址，將相應(yīng)數(shù)據(jù)讀出或?qū)懭氲綄?yīng)的地址。操作完成后，用相關(guān)命令中止讀或?qū)懖僮鳌Ｔ跊]有操作的時候，每64ms必須對所有存儲單元刷新一遍（8192行），防止數(shù)據(jù)丟失。
2、MMC2107組成結(jié)構(gòu)及外部總線接口
MMC2107是32位M-CORE系列MCU，是以M210microRISC核為CPU，最高系統(tǒng)時鐘可達33MHz；在MIPS。MMC2107是基于M210 CPU的、通用MCU系列中的第一個成員，具有很低的功耗；在主模式下，以最大系統(tǒng)時鐘運行，并且片內(nèi)所有模塊全部處于運行狀態(tài)時，最大的工作電流為200mA，特別適合于由電池供電的應(yīng)用場合。MMC2107的組成框圖如圖2所示。
從圖2可以看出，MMC2107片內(nèi)除了M210核以外，主要還有128KB Flash、8KB SRAM、外部總線接口、時鐘模塊、復(fù)位模塊、M-CORE到IPBUS之間的接口、中斷控制器模塊、8位邊沿端口葦、2個可編程間隔定時器（PIT1和PIT2）、看門狗定時器WDT、2個定時器模塊（TIM1和TIM2）、串行外圍接口SPI、2個串行通信接口（SCI1和SCI2）、ADC模塊、多個通用的輸入/輸出信號、TAP控制器等功能及模塊。
MMC2107在主模式和仿真模式下，支持MCORE訪問外部的存儲器或設(shè)備。這時，M-CORE的本地總線（內(nèi)部總線）擴展到片外，由外部總線接口（EBI）負(fù)責(zé)控制M-CORE局部總線和外地址空間之間的信息傳送。EBI有23位地址總線A[22:0]和4個片選信號CS[3:0]，使M-CORE的外部存儲存儲器地址空間可達32MB。EBI的數(shù)據(jù)傳送寬度可以是32位的，也可以是16位的，可以由片選模塊按4個片選通道分別予以設(shè)定，即片選通道0～3可各自編程選定。為了便于與各種速度的外設(shè)備相。
3、拓展：FPGA簡介和基本結(jié)構(gòu)
1.FPGA設(shè)計不是簡單的芯片研究，主要是利用 FPGA 的模式進行其他行業(yè)產(chǎn)品的設(shè)計。 與 ASIC 不同，F(xiàn)PGA在通信行業(yè)的應(yīng)用比較廣泛。通過對全球FPGA產(chǎn)品市場以及相關(guān)供應(yīng)商的分析，結(jié)合當(dāng)前我國的實際情況以及國內(nèi)領(lǐng)先的FPGA產(chǎn)品可以發(fā)現(xiàn)相關(guān)技術(shù)在未來的發(fā)展方向，對我國科技水平的全面提高具有非常重要的推動作用。
與傳統(tǒng)模式的芯片設(shè)計進行對比，F(xiàn)PGA 芯片并非單純局限于研究以及設(shè)計芯片，而是針對較多領(lǐng)域產(chǎn)品都能借助特定芯片模型予以優(yōu)化設(shè)計。從芯片器件的角度講，F(xiàn)PGA 本身構(gòu)成 了半定制電路中的典型集成電路，其中含有數(shù)字管理模塊、內(nèi)嵌式單元、輸出單元以及輸入單元等。在此基礎(chǔ)上，關(guān)于FPGA芯片有必要全面著眼于綜合性的芯片優(yōu)化設(shè)計，通過改進當(dāng)前的芯片設(shè)計來增設(shè)全新的芯片功能，據(jù)此實現(xiàn)了芯片整體構(gòu)造的簡化與性能提升。
2.FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數(shù)較少的問題。FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時鐘管理模塊，嵌入式塊RAM，布線資源，內(nèi)嵌專用硬核，底層內(nèi)嵌功能單元。由于FPGA具有布線資源豐富，可重復(fù)編程和集成度高，投資較低的特點，在數(shù)字電路設(shè)計領(lǐng)域得到了廣泛的應(yīng)用。FPGA的設(shè)計流程包括算法設(shè)計、代碼仿真以及設(shè)計、板機調(diào)試，設(shè)計者以及實際需求建立算法架構(gòu)，利用EDA建立設(shè)計方案或HD編寫設(shè)計代碼，通過代碼仿真保證設(shè)計方案符合實際要求，最后進行板級調(diào)試，利用配置電路將相關(guān)文件下載至FPGA芯片中，驗證實際運行效果。
【利用FPGA實現(xiàn)MMC2107與SDRAM接口設(shè)計論文】相關(guān)文章：
齒輪五桿機構(gòu)實現(xiàn)預(yù)定軌跡設(shè)計方法的研究分析論文12-07
利用飼草資源發(fā)展畜牧產(chǎn)業(yè)的方法論文12-11
VI設(shè)計論文09-18
綠色設(shè)計論文08-15
網(wǎng)頁設(shè)計論文11-08
最新關(guān)于如何實現(xiàn)人生價值的思修論文03-09
藝術(shù)設(shè)計論文08-07
設(shè)計概論論文范文09-29
畢業(yè)設(shè)計論文評語02-16